Jaka jest zasada monitorowania zasilania?
Niezawodne działanie systemu zależy zwykle od jakości zasilania. Niskie napięcie zasilania może powodować awarie, takie jak wysyłanie danych o awarii do pamięci lub urządzeń zewnętrznych przez mikrokontrolery, układy FPGA lub układy ASIC. Nadmierne napięcie może spowodować trwałe uszkodzenie urządzenia. Oprócz zapewnienia ochrony podczas wahań napięcia, użytkownicy mogą również potrzebować zidentyfikować źródło usterki.
Podstawowa zasada:
Użyj regulatora napięcia, pary tranzystorów FET i kilku rezystorów, aby uzyskać funkcję wyłączania zasilania. Dwuliniowy interfejs i rejestr usterek regulatora napięcia powinny zapewniać możliwość monitorowania usterek, a pamięć EPROM (zalecana pojemność adresu 4 KB) powinna być zapewniona do przechowywania informacji produkcyjnych i informacji o karcie serwisowej. Ten regulator napięcia monitoruje trzy napięcia wejściowe z progami napięcia odpowiednio 4,6, 2,9 i 1,0 V. Obwód pokazany na rysunku zapewnia konfigurację, w której w przypadku, gdy napięcie zasilania 5 V jest za niskie lub jeśli napięcie zasilania 3,3 V jest za niskie lub za wysokie, wyjście 3,3 V jest wyłączane.
Jeśli napięcie zasilania 5 V jest zbyt niskie lub napięcie zasilania 3,3 V jest zbyt niskie lub zbyt wysokie, obwód wyłączający przy zbyt wysokim/podnapięciowym napięciu wyłączy wyjście 3,3 V.
W konstrukcji zastosowano tranzystor polowy-tlenku metalu (MOSFET) Q1 jako główny element przewodzący lub przełącznik. MOSFET to urządzenie PMOS, które do przewodzenia wymaga jedynie napięcia VGS 2,5 V, więc może działać, gdy napięcie zasilania spadnie do 2,5 V, a jego RDS (na rezystancji) jest również mniejszy niż 0,1 oma. Regulator napięcia steruje bramką tranzystora FET poprzez tranzystor FET (Q3) o maksymalnym napięciu VGS wynoszącym 2,5 V. W sytuacjach niskiego napięcia tranzystory MOSFET i FET można zastąpić podwójnymi tranzystorami MOSFET, takimi jak Si4913 firmy Siliconix, który ma VGS 1,8 V i RDS (rezystancja) 24 miliomów przy napięciu 1,8 V.
W tym przykładzie monitorowanie VCC regulatora napięcia jest zakończone przez X40435 firmy Intersil. Gdy napięcie VCC przekroczy próg 4,6 V, X40435 wyłączy wyjście RESET zacisku rozładowania obwodu otwartego na 200 milisekund (tPOR). Gdy napięcie zasilania 3,3 V jest wyższe niż 2,9 V, obwód monitorowania wejścia V3MON X40435 wyłączy wyjście V3FAIL na zacisku upływu w obwodzie otwartym. Gdy oba powyższe warunki są spełnione, bramka tranzystora FET (2N7002) jest ustawiana wysoko i włączana, umożliwiając wyjściu V2FAIL sterowanie bramką tranzystora MOSFET (w tym przypadku Si3443). Jeśli nie chcesz opóźnienia tPOR dla wejścia 5 V, możesz użyć wyjścia LOWLINE zamiast wyjścia RESET.
Wejście V2MON X40435 posiada dzielnik napięcia dla zasilania 3,3 V. Konfiguracja rezystora dzielnika napięcia zapewnia, że gdy napięcie zasilania 3,3 V osiągnie wartość 3,6 V, napięcie V2MON wyniesie 1 V. Jednakże, gdy napięcie zasilania 3,3 V jest niższe niż 3,6 V, V2FAIL osiąga wysoki poziom „LOW” i włącza się MOSFET zasilający obciążenie.
Gdy napięcie zasilania 3,3 V osiągnie 3,6 V, wyjście V2FAIL zostanie ustawione na wysoki poziom „HIGH”, a moc wyjściowa zostanie wyłączona. Gdy napięcie zasilania 3,3 V lub 5 V jest niższe niż odpowiadający mu próg, urządzenie 2N7002 zostaje wyłączone, bramka Si3443 zostaje podciągnięta do stanu wysokiego, a obciążenie zostaje ponownie wyłączone.
